Diplomarbeit

Der Systemtakt für den MC68020 wird duch einen 16,000 MHz Oszillator erzeugt und an den CLK Eingang des Prozessors geführt.
Außerdem wird dieser Takt IC 4, einem 2 x 4 Bit-Teiler 74393 zugeführt, dessen erste Teilerstufe die beiden MC68230 mit einem 8 MHz Takt versorgt. Die zweite Teilerstufe erzeugt in Verbindung mit der ersten eine Frequenz von 62,5 kHz die als Zeitgeber für einen BERR\ (Bus Error) dient.
Der zweite 4 Bit-Teiler des IC 4 zählt immer dann vom Wert Null hoch, wenn AS\ auf "low" gelegt wird. Ist der zweite Zähler abgelaufen, bevor der Prozessor ein DSACK\-Signal erhalten hat, und hat er somit das Signal AS\ nicht wieder auf "high" gelegt, so wird am Prozessor ein Buserror (BERR\) ausgelöst und eine entsprechende Busfehlerroutine wird durchlaufen.
Auf diese Weise wird eine Fehlfunktion des Prozessors verhindert, wenn eine Adresse angesprochen werden sollte, die kein DSACK\ erzeugt, weil z.B. kein Baustein angeschlossen ist.

Der DUART 68681 hat seine eigene Frequenzbasis von 3,6864 MHz, aus der alle gängigen Baudraten abgeleitet werden können.

Bild 34: Erzeugung der verschiedenen Taktsignale